[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian  

6. Analisa  

7. Link Download  

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

a. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

a. IC 74LS112 (J-K Flip-Flop)

b. CD4013B (D Flip-Flop)

c. Power DC

Gambar 6. Power DC

d. Switch (SW-SPDT)

Gambar 7. Switch

e. Logicprobe atau LED

Gambar 8. Logic Probe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian[Kembali]

Rangkaian pada percobaan 1 menggunakan 2 jenis flip-flop yaitu JK dan D yang memiliki kesenjangan kondisi dimana kedua input R dan S divariasikan. sehingga tabel kebenarannya untuk input D dan JK logika rise and fall pada masing-masing clock tidak berlaku (don't care). dan ketika R dan S-nya tidak aktif maka input D dan JK mempengaruhi outputannya sehingga terjadi beberapa kondisi (Set, Reset, dan Toggle)

5. Video Rangkaian[Kembali]

6. Analisa[Kembali]

Kondisi 1:
B0=0 (reset aktif) menyebabkan Q langsung menjadi 0, meskipun tanpa pulsa clock.

Kondisi 2:
B1=0 (set aktif) membuat Q langsung menjadi 1 secara asinkron.

Kondisi 3:
Ketika B1=0 dan B0=0 bersamaan, kondisi menjadi tidak valid karena dua aksi berlawanan diberikan sekaligus.

Kondisi 4:
Jika B1=1, B0=1, dan T=1, maka flip-flop akan toggle setiap kali clock aktif, membalik Q setiap pulsa.

Kondisi 5:
Jika B1=1, B0=1, dan T=0, flip-flop menahan nilai Q sebelumnya karena tidak ada perubahan input.

7. Download File[Kembali]

Datasheet IC 4052  [klik]

Datasheet IC 74154  [klik]

Datasheet Switch Spdt  [klik]

Datasheet Power Supply  [klik]

Datasheet Logic Probe  [klik]

Datasheet Ground  [klik]