[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Download File  

Percobaan 1 Kondisi 2

1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=don’t care, B3=don’t care, B4=0, B5=don’t care, B6=clock

2. Gambar Rangkaian Simulasi[Kembali]

3. Video Simulasi[Kembali]

4. Prinsip Kerja Rangkaian[Kembali]

Rangkaian diatas merupakan rangkaian percobaan yang terdiri dari satu D flip-flop (IC 7474) dan satu JK flip-flop (IC 74LS112) yang dihubungkan dengan beberapa saklar SPDT sebagai input logika. Flip-flop D berfungsi untuk menyimpan nilai logika pada input D setiap kali menerima pulsa clock, sedangkan JK flip-flop bekerja berdasarkan kombinasi logika J dan K untuk menentukan apakah output Q akan bernilai 1, 0, atau berbalik (toggle). Rangkaian ini memungkinkan pengujian berbagai kondisi logika seperti set, reset, dan toggle dengan mengatur posisi saklar serta memberikan sinyal clock. Dengan demikian, rangkaian ini digunakan untuk memahami prinsip kerja dan perbedaan antara D flip-flop dan JK flip-flop dalam menyimpan serta mengubah keadaan logika output.

5. Download File[Kembali]

Download Rangkaian Simulasi [Klik Disini]

Download Video Simulasi [Klik Disini]

Download Datasheet IC74LS112 [Klik Disini]

Download Datasheet IC7474 [Klik Disini]