[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian  

6. Analisa  

7. Link Download  

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

a. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

a. IC 74LS112 (J-K Flip-Flop)

b. CD4013B (D Flip-Flop)

c. Power DC

Gambar 6. Power DC

d. Switch (SW-SPDT)

Gambar 7. Switch

e. Logicprobe atau LED

Gambar 8. Logic Probe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian[Kembali]

Ketika saklar pada posisi T = 0 (artinya J = K = 0), maka flip-flop tidak mengalami perubahan nilai, sehingga output Q tetap sama walaupun clock terus berdenyut. Namun, ketika saklar diubah ke posisi T = 1 (artinya J = K = 1), maka flip-flop akan melakukan toggle, yaitu output Q akan selalu berganti dari 0 ke 1 atau dari 1 ke 0 setiap kali terjadi falling edge clock. Dengan kata lain, output Q berubah secara bergantian pada setiap pulsa clock, sedangkan Q̅ selalu bernilai kebalikan dari Q.

5. Video Rangkaian[Kembali]

6. Analisa[Kembali]

Kondisi 1:

B1 dan B0 bernilai 1 (tidak aktif), dengan B2=0 dan B4=1, maka JK flip-flop mengalami reset (Q=0). D flip-flop juga menghasilkan Q=0 karena input B5=0.

Kondisi 2:
Dengan B1=B0=1, B2=1 dan B4=0, JK flip-flop akan set (Q=1). D flip-flop dengan B5=1 juga memberikan hasil Q=1 pada tepi clock.

Kondisi 3:
Ketika B2=0 dan B4=0 serta set/reset tidak aktif, JK flip-flop berada pada kondisi hold, menjaga nilai Q sebelumnya. D flip-flop juga tetap mempertahankan nilai sebelumnya.

Kondisi 4:
Pada B2=1 dan B4=1, JK flip-flop bekerja dalam mode toggle, membalik Q setiap kali clock (B3) aktif. D flip-flop mengikuti nilai B5 pada setiap tepi clock B6.

Kondisi 5:
Jika B1=0 (set aktif), maka Q langsung menjadi 1. Sebaliknya, jika B0=0 (reset aktif), Q langsung menjadi 0. Keduanya bekerja tanpa menunggu clock karena bersifat asinkron.

Kondisi 6:
Saat B1=0 dan B0=0 bersamaan, kondisi menjadi tidak valid karena perintah set dan reset aktif secara bersamaan.

Kondisi 7:
Ketika B2=1 dan B4=1, JK flip-flop terus toggle pada setiap pulsa clock, membalik Q dari 0 ke 1 atau sebaliknya.

7. Download File[Kembali]

Datasheet IC 7474 [Download]

Datasheet Switch Spdt  [klik]

Datasheet Power Supply  [klik]

Datasheet Logic Probe  [klik]

Datasheet Ground  [klik]